シミュレーション装置

発明者： ,
出願人/特許権者：
代理人 (6件)：鈴江武彦 , 村松貞男 , 橋本良郎 , 河野哲 , 中村誠 , 河井将次
公報種別：特許公報
出願番号（国際出願番号）：特願平11-315884
公開番号（公開出願番号）：特開2001-134629
特許番号：特許第4180757号
出願日： 1999年11月05日
公開日（公表日）： 2001年05月18日
請求項（抜粋）：

【請求項1】メモリの動作をシミュレーションするためのシミュレーション装置であって、前記メモリのメモリアドレス空間に対応するメモリアドレスの第1ビット部で指定可能なメモリアドレス空間を有し、前記メモリアドレスの第1ビット部が入力され、前記入力された第1ビット部内のページセレクトアドレスおよびカラムアドレスで指定された番地に対するリード/ライト動作を実行するメモリ動作シミュレーション手段と、前記カラムアドレスと同じビット幅を有しエラー発生位置を指定するエラーアドレス指定情報と、エラー発生の内容を指定するエラーモード情報とを含む、前記メモリアドレスの第2ビット部が入力され、前記入力された第2ビット部の値に応じて、前記メモリ動作シミュレーション手段に与えられるライトデータまたは前記メモリ動作シミュレーション手段から読み出されるリードデータに対して変更を施し、前記メモリ動作シミュレーション手段のリード/ライト動作にエラーを発生させるエラー生成手段とを具備し、前記エラー生成手段は、前記カラムアドレスの値と前記エラーアドレス指定情報で指定された値とを比較して前記カラムアドレスの値と前記エラーアドレス指定情報で指定された値との一致の有無を検出する比較手段と、前記カラムアドレスの値と前記エラーアドレス指定情報で指定された値とが一致した場合、前記エラーモード情報に従って、前記メモリ動作シミュレーション手段に与えられるライトデータまたは前記メモリ動作シミュレーション手段から読み出されるリードデータの一部のビットを反転させる手段とを含むことを特徴とするシミュレーション装置。

IPC (4件)：

G06F 17/50 ( 200 6.01) , G01R 31/28 ( 200 6.01) , G06F 11/26 ( 200 6.01) , G06F 12/16 ( 200 6.01)

FI (5件)：

G06F 17/50 664 B , G06F 17/50 670 D , G01R 31/28 B , G06F 11/26 , G06F 12/16 330 C

引用特許：

出願人引用 (2件)

主記憶装置
公報種別：公開公報出願番号：特願平8-100554 出願人：三菱電機株式会社
特開平4-199247

審査官引用 (2件)

主記憶装置
公報種別：公開公報出願番号：特願平8-100554 出願人：三菱電機株式会社
特開平4-199247

前のページに戻る