特許
J-GLOBAL ID：201103039585507420
半導体装置の製造方法およびそれに用いられる基板フレーム
発明者：
出願人/特許権者：
代理人 (1件)：
大西 健治
公報種別：特許公報
出願番号（国際出願番号）：特願平11-029482
公開番号（公開出願番号）：特開2000-228415
特許番号：特許第3414663号
出願日： 1999年02月08日
公開日（公表日）： 2000年08月15日
請求項（抜粋）：
【請求項1】 配線パターンの形成された複数の配線基板領域を備えた基板フレームの、前記配線基板領域に沿ってこの配線基板を打ち抜いて複数の配線基板を形成する工程と、前記配線基板の打ち抜かれた基板フレームの、前記配線基板の打ち抜かれた側面に接する切欠き部を形成する工程と、前記配線基板を前記基板フレームにプッシュバックする工程と、前記半導体基板上に半導体素子を搭載し、前記配線パターンと電気的に接続する工程と、前記半導体素子を樹脂封止するとともに、前記切欠き部に樹脂を注入する工程と、前記配線基板を前記基板フレームから外す工程と、を備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/56 T
, H01L 23/28 Z
