特許
J-GLOBAL ID：201103040236156295
システム合成装置、システム合成方法およびシステム合成プログラムを記録した記録媒体
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
高橋 詔男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-259518
公開番号（公開出願番号）：特開2001-084284
特許番号：特許第3527146号
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：
【請求項1】 第1の回路に接続されて第2の回路とは異なるクロックで動作するバスを介して、前記第1の回路から書き込みされる記憶素子を設け、特定のクロックステージに依らずにいつ起こるか分からない前記第1の回路からの書き込みを待つインターフェース回路の動作記述である永久接続文と、他のクロックの進行に従って順序動作し、前記記憶素子へのアクセスを前記他のクロックの特定のクロックステージにおいてのみ行う前記第2の回路の動作記述である順序動作文とを含むシステム記述を解釈して前記インターフェース回路と前記第1の回路と前記第2の回路とを含むシステムを合成してハードウェア記述言語の形式で出力するシステム合成装置であって、前記永久接続文と前記順序動作文とを分別する分別手段と、システム記述中の各変数が前記インターフェース回路内の記憶素子を示すインターフェース変数であるか否かを判別する判別手段と、前記分別手段によって分別された前記永久接続文から前記インターフェース回路を合成するインターフェース回路合成手段と、前記分別手段によって分別された前記順序動作文から順序動作回路を合成する順序動作回路合成手段と、各々合成された前記インターフェース回路と前記順序動作回路とを、前記インターフェース変数で示される記憶素子を介して合併したシステムを生成する合併手段と、前記合併手段によって生成されたシステムをハードウェア記述言語の形式で出力する合併結果出力手段と、を有し、前記合併手段は、前記永久接続文または前記順序動作文のいずれかにおける前記記憶素子への代入条件の有無を調査し、該当する代入条件に対応する書き込み回路を生成し、前記システムを合併するものであることを特徴とするシステム合成装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
