特許

J-GLOBAL ID：201103040650287458

半導体集積回路装置

発明者： 鈴木 和久 ,  小出 一夫 ,  高橋 敏郎
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願2000-616074
特許番号：特許第3998422号
出願日： 1999年04月30日
請求項（抜粋）：

【請求項1】 半導体集積回路装置であって、 第1配線層は、第1電位の第1電源配線と、第1電位と異なる第2電位の第2電源配線とを含み、 第2配線層は、前記第1電位の第3電源配線と、前記第2電位の第4電源配線とを含み、 前記第1配線層と第2配線層との間に層間絶縁膜が形成され、 前記第3電源配線と前記第1電源配線との交差部において、前記層間絶縁膜に接続孔が形成され、前記接続孔を介して前記第3電源配線と前記第1電源配線とが電気的に接続され、 前記第4電源配線と前記第2電源配線との交差部において、前記層間絶縁膜に接続孔が形成され、前記接続孔を介して前記第4電源配線と前記第2電源配線とが電気的に接続され、 前記第3電源配線と前記第2電源配線との交差部において、前記層間絶縁膜に接続孔が形成され、前記接続孔において、誘電体膜を介して前記第3電源配線と前記第2電源配線とが電気的に分離されて容量素子が構成され、 前記第4電源配線と前記第1電源配線との交差部において、前記層間絶縁膜に接続孔が形成され、前記接続孔において、誘電体膜を介して前記第4電源配線と前記第1電源配線とが電気的に分離されて容量素子が構成されることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 21/82 ( 200 6.01)

FI (2件)：

H01L 27/04 D ,  H01L 21/82 D

引用特許：

審査官引用 (3件)

• 特開昭59-072152
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-169905   出願人：沖電気工業株式会社
• 特開昭63-232454