特許
J-GLOBAL ID：201103040698791247
トレンチ型DRAMユニットの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：特許公報
出願番号（国際出願番号）：特願2001-373039
公開番号（公開出願番号）：特開2003-174103
特許番号：特許第3795386号
出願日： 2001年12月06日
公開日（公表日）： 2003年06月20日
請求項（抜粋）：
【請求項1】 第一の導電タイプを有する半導体基板において深トレンチ型キャパシタ構造を形成する段階と、
SOI技術を利用して前記深トレンチ型キャパシタ構造の上にシリコン層を形成する段階と、
前記深トランチ型キャパシタ構造上方に位置し且つ該深トレンチ型キャパシタ構造と電気的に接続する垂直トランジスタを、前記シリコン層の上に形成する段階とを含み、
前記垂直トランジスタの形成段階は、
前記シリコン層の上に第二の導電タイプを有する第一のイオン拡散層を形成する段階と、
前記深トレンチ型キャパシタ構造の上方において前記第一のイオン拡散層及び前記シリコン層を柱状体に形成する段階と、
前記半導体基板の全表面において酸化層を形成する段階と、
前記シリコン層の側壁において前記第一の導電タイプを有する第二のイオン拡散層を形成する段階と、
前記シリコン層底部において前記第二の導電タイプを有する第三のイオン拡散層を形成する段階と、
前記半導体基板の全表面において窒化パッド層を形成する段階と、
前記窒化パッド層表面において前記第二の導電タイプを有する第二のドーピング多結晶シリコン層を形成し、且つ、該第二のドーピング多結晶シリコン層上部の高さを前記第三のイオン拡散層上部の高さと同様にする段階と、
酸化処理を行い前記第二のドーピング多結晶シリコン層を酸化物層に変える段階と、
前記窒化パッド層の露出する部分を除去段階と、
前記酸化物層の上において、前記第二の導電タイプを有し且つ前記柱状体の外周を囲む第三のドーピング多結晶シリコン層を形成する段階と
を有する
トレンチ型DRAMユニットの製造方法。
IPC (5件)：
H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 21/762 ( 200 6.01)
, H01L 27/12 ( 200 6.01)
, H01L 21/02 ( 200 6.01)
H01L 27/10 671 A
, H01L 21/76 D
, H01L 27/10 625 A
, H01L 27/12 B
