特許
J-GLOBAL ID:201103042407607196

負荷駆動装置およびその制御方法

発明者:
出願人/特許権者:
代理人 (5件): 萼 経夫 ,  宮崎 嘉夫 ,  小野塚 薫 ,  田上 明夫 ,  ▲高▼ 昌宏
公報種別:公開公報
出願番号(国際出願番号):特願2010-086476
公開番号(公開出願番号):特開2011-223065
出願日: 2010年04月02日
公開日(公表日): 2011年11月04日
要約:
【課題】外乱等の影響を受けた場合でも、スイッチング電源のデッドタイムの最適値を誤認することなく、電力損失を低減することが可能な負荷駆動装置を提供する。【解決手段】負荷駆動装置1は、直流電圧源Vccに直列に接続された2つのスイッチング素子Q1,Q2を有するスイッチング電源回路2と、スイッチング素子Q1,Q2をオン/オフさせる駆動信号を供給するスイッチ制御回路3と、2つのスイッチング素子Q1、Q2の両方がオフとなるデッドタイムを設定するデッドタイム設定回路6とを備えており、デッドタイム設定回路6は、デッドタイムの最適値を探索及び判別する最適値探索部9と、外乱が発生した場合にデッドタイムの最適値の探索及び判別から外乱の影響を排除するための演算を実行する外乱補正演算部10とを含んでいる。【選択図】図1
請求項(抜粋):
直流電圧源に直列に接続された2つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン/オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記2つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路とを備える負荷駆動装置において、 前記デッドタイム設定回路は、デッドタイムの最適値を探索及び判別する最適値探索部と、外乱が発生した場合に前記最適値の探索及び判別から外乱の影響を排除するための演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置。
IPC (3件):
H03K 17/16 ,  H03K 17/695 ,  H02M 3/155
FI (3件):
H03K17/16 D ,  H03K17/687 B ,  H02M3/155 H
Fターム (27件):
5H730AA14 ,  5H730AA17 ,  5H730BB13 ,  5H730DD04 ,  5H730EE59 ,  5H730FD01 ,  5H730FF09 ,  5H730FG05 ,  5H730XX05 ,  5H730XX23 ,  5J055AX23 ,  5J055BX16 ,  5J055CX19 ,  5J055DX12 ,  5J055DX72 ,  5J055DX83 ,  5J055EY05 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ09 ,  5J055EZ10 ,  5J055FX05 ,  5J055FX38 ,  5J055GX01 ,  5J055GX02 ,  5J055GX03
引用特許:
審査官引用 (4件)
  • 電源装置及びその制御方法
    公報種別:公開公報   出願番号:特願2006-187292   出願人:株式会社東芝
  • 同期整流型DC/DCコンバータ
    公報種別:公開公報   出願番号:特願2007-205177   出願人:富士電機デバイステクノロジー株式会社
  • 電力変換装置
    公報種別:公開公報   出願番号:特願2004-180080   出願人:株式会社東芝
全件表示

前のページに戻る