特許
J-GLOBAL ID：201103042549967904
CMOS半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-067118
公開番号（公開出願番号）：特開2000-269355
特許番号：特許第3264265号
出願日： 1999年03月12日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：
【請求項1】 シリコン基板上にゲート絶縁膜及びゲート電極が形成され、かつ前記ゲート絶縁膜には窒素が導入されているPチャネルMOSトランジスタとNチャネルMOSトランジスタを含むCMOS半導体装置であって、前記PチャネルMOSトランジスタの前記ゲート絶縁膜は、上層のシリコン酸窒化膜と、下層のシリコン酸化膜を含む二層構造であり、前記ゲート絶縁膜に導入されている窒素の濃度ピークは、前記PチャネルMOSトランジスタでは前記シリコン基板との界面よりもゲート電極側に寄った位置にあり、前記NチャネルMOSトランジスタでは前記ゲート絶縁膜と前記シリコン基板の界面近傍にあることを特徴とするCMOS半導体装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
