特許
J-GLOBAL ID:201103042640806220

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 高橋 詔男 (外3名)
公報種別:特許公報
出願番号(国際出願番号):特願2000-225763
公開番号(公開出願番号):特開2002-042460
特許番号:特許第3409059号
出願日: 2000年07月26日
公開日(公表日): 2002年02月08日
請求項(抜粋):
【請求項1】 データ記憶用のキャパシタを含むメモリセルを行列状に配列して構成されたメモリセルアレイを有し、外部から与えられたアドレス信号の変化を検出してパルス信号を生成し、該パルス信号をトリガーとしてリフレッシュ動作およびリード・ライト動作を同一サイクル内で順次行うように構成された半導体記憶装置において、前記アドレス信号に含まれるノイズを除去するためのフィルタ回路と、前記フィルタ回路を通過する前のアドレス信号の変化を検出して、前記リフレッシュ動作を制御するための第1のパルス信号を生成する第1の信号変化検出回路系と、前記フィルタ回路を通過した後のアドレス信号の変化を検出して、前記リード・ライト動作を制御するための第2のパルス信号を生成する第2の信号変化検出回路系と、を備えたことを特徴とする半導体記憶装置。
IPC (2件):
G11C 11/403 ,  G11C 11/408
FI (2件):
G11C 11/34 371 J ,  G11C 11/34 354 B
引用特許:
出願人引用 (2件)
  • 特開昭62-188095
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平3-241047   出願人:富士通株式会社

前のページに戻る