特許
J-GLOBAL ID:201103045694376522

半導体集積回路及びそのスルーレート制御方法

発明者:
出願人/特許権者:
代理人 (1件): 工藤 実 (外1名)
公報種別:特許公報
出願番号(国際出願番号):特願平11-026578
公開番号(公開出願番号):特開2000-224023
特許番号:特許第3237112号
出願日: 1999年02月03日
公開日(公表日): 2000年08月11日
請求項(抜粋):
【請求項1】関数f1で表される遅延特性を有するように集積回路チップ上に形成された制御対象回路と、前記関数f1に比例する関数f2で表される遅延特性を有するように前記集積回路チップ上に形成されたモニタ回路と、該モニタ回路を通過する信号の遅延時間に応じた電圧値を有するパルス信号を生成するパルス生成回路と、該パルス生成回路で生成されたパルス信号の電圧値を検出するパルス検出回路と、該パルス検出回路で検出された電圧値に基づいて生成された制御信号に応じて前記制御対象回路の遅延特性を補正し、以て前記制御対象回路から出力される信号のスルーレートを補正する補正手段、とを備えた半導体集積回路。
IPC (1件):
H03K 19/0175
FI (1件):
H03K 19/00 101 F
引用特許:
審査官引用 (1件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平5-231872   出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社

前のページに戻る