特許

J-GLOBAL ID：201103052555596921

PLL回路

発明者： 松野 成人
出願人/特許権者： ユーディナデバイス株式会社
代理人 (1件)： 酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願平11-222838
公開番号（公開出願番号）：特開2001-053605
特許番号：特許第3609658号
出願日： 1999年08月05日
公開日（公表日）： 2001年02月23日
請求項（抜粋）：

【請求項1】VOCの発振周波数を制御する制御電圧が所定の電圧範囲を逸脱したときに監視信号を出力する監視回路と、VOCの出力信号に基づく比較信号を基準信号と比較して比較差信号を出力する位相・周波数比較器と、前記制御電圧を制御するためのパルス信号を、前記位相・周波数比較器から出力された比較差信号に応じて出力するか、または前記監視回路から出力された監視信号に基づく所定の信号として出力するチャージポンプと、前記チャージポンプから出力されたパルス信号を前記制御電圧に変換するLPFと、前記LPFから出力された制御電圧に基づいて発振するVOCと、を具備し、前記監視回路はENOR回路を含んでなり、前記チャージポンプは前記位相・周波数比較器の出力を直接受けるOR回路を含み、該OR回路の一方の入力が該ENOR回路の出力を受ける構成であることを特徴とするPLL回路。

IPC (3件)：

H03L 7/10 ,  H03L 7/093 ,  H03L 7/14

FI (3件)：

H03L 7/10 D ,  H03L 7/14 A ,  H03L 7/08 E

引用特許：

出願人引用 (3件)

• 位相同期回路
  公報種別：公開公報   出願番号：特願平5-247662   出願人：日本電気アイシーマイコンシステム株式会社
• PLL回路
  公報種別：公開公報   出願番号：特願平9-243941   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 特開昭52-120661
  

審査官引用 (2件)

• 位相同期回路
  公報種別：公開公報   出願番号：特願平5-247662   出願人：日本電気アイシーマイコンシステム株式会社
• PLL回路
  公報種別：公開公報   出願番号：特願平9-243941   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社