特許
J-GLOBAL ID：201103053870830459
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 勇
公報種別：特許公報
出願番号（国際出願番号）：特願2000-124425
公開番号（公開出願番号）：特開2001-308091
特許番号：特許第3434780号
出願日： 2000年04月25日
公開日（公表日）： 2001年11月02日
請求項（抜粋）：
【請求項1】 半導体基板上に設けられた一又は二以上の半導体集積回路と、同一半導体基板上に設けられ前記半導体集積回路の積層ずれを検出する合わせずれ検出回路とを備えた半導体装置において、前記合わせずれ検出回路を、半導体基板上に設けられた複数の下層配線と、この各下層配線上に絶縁層を介して積層された複数の上層配線と、この各上層配線と前記下層配線上とを一定方向に個別に順次連結するスルーホールと、このスルーホールを介して連結された下層配線と上層配線から成る回路の両端部に設定された電極端子面とを有し、且つ前記スルーホールと前記各配線との連結面の当該各配線側に、前記スルーホールの当接面を囲んで所定幅の合わせ余裕を備えた構成とし、前記複数のスルーホールを介して連結された下層配線と上層配線から成る回路を、全体的に所定の一の方向へ所定長さに連続して延設して成る連結回路とすると共に、前記合わせ余裕の幅については、所定の一の方向に位置する幅を他の方向に位置する幅よりも小さく設定し、前記連結回路を、少なくとも2列設けると共に、この各連結回路を直列接続したことを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
