特許
J-GLOBAL ID：201103056163418893
半導体記憶素子の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (5件)：
特許業務法人原謙三国際特許事務所
, 原 謙三
, 木島 隆一
, 圓谷 徹
, 金子 一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-503220
特許番号：特許第3798692号
出願日： 2000年06月09日
請求項（抜粋）：
【請求項1】 下部電極(4)と上部電極(5)とその間にある誘電体層(6)とを備えた少なくとも1つのメモリコンデンサにして下部電極(4)がその下のバリアー層(7)とさらにその下のプラグ(2)とを介してシリコン基板(0)と導通している前記少なくとも1つのメモリコンデンサを配置したシリコン基板(0)を備える半導体記憶素子の製造方法であって、
バリアー層(7)をシリコン基板(0)上に形成されたプラグ(2)の上面を含む面上に被着させる第1のステップと、
上記第1のステップの後、上記メモリコンデンサを形成する前に、バリアー層(7)を、ハードマスク(8)で覆った部分を残し他の部分は除去するように構造化する第2のステップと、
を含む前記製造方法において、
上記第2のステップによって構造化されたバリアー層(7)と、構造化の後にその上方に残っているハードマスク(8)とを包埋層(9)に包埋する第3のステップと、
上記第3のステップの後、バリアー層(7)の上方に残っているハードマスク(8)とその上方にある包埋層(9)とを、バリアー層(7)の上面が露出するように化学的機械的研磨ステップにより除去する第4のステップと、
を含んでいることを特徴とする製造方法。
IPC (4件)：
H01L 27/105 ( 200 6.01)
, H01L 21/8246 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
H01L 27/10 444 C
, H01L 27/10 621 Z
