特許
J-GLOBAL ID：201103057439022553

圧縮データ伝送用コネクタ

発明者：
東 貞良

東 貞良 について

, 
中川 幸夫

中川 幸夫 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岡田 和秀
公報種別：特許公報
出願番号（国際出願番号）：特願平11-303360
公開番号（公開出願番号）：特開2001-127727
特許番号：特許第3698935号
出願日： 1999年10月26日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：
【請求項1】 圧縮処理されたデータをシリアル伝送する伝送路に設けられるコネクタであって、 複数の入力伝送路それぞれに対応して設けられた入力端子と、 前記入力端子から入力される複数のデータを所定の1伝送単位毎に複合化する複合手段と、 前記複合手段で複合化されたデータを単一の出力伝送路に出力する出力端子とを備え、 前記入力端子は、単一の主入力伝送路から主データが入力される主入力端子と、複数の副入力伝送路それぞれに対応して設けられて、対応する副入力伝送路から副データが入力される副入力端子とを有し、 前記複合手段は、前記副入力端子から入力される前記副データ毎に、その入力タイミングに基づいた書き込みリセットパルスを発生させる書き込みリセット発生回路と、前記主入力端子から入力される前記主データの入力タイミングに基づいて、各副入力端子それぞれに対応する読み出しリセットパルスを、互いに出力タイミングをずらして発生させる読み出しリセット発生回路と、前記副入力端子それぞれに対応して設けられるとともに、対応する前記書き込みリセットパルスに同期して前記各副データの書き込みを開始する一方、前記読み出しリセットパルスに同期して前記各副データの読み出しを開始する記憶回路と、前記書き込みリセットパルスそれぞれの位相と前記読み出しリセットパルスの位相とを比較する位相比較回路と、前記副入力端子それぞれに対応して設けられ、前記位相比較回路の比較結果において両リセットパルスの位相が所定以上の一致度で一致する場合に、その書き込みリセットパルスに対応する副入力端子から入力される前記副データを遅延処理したうえで、前記記憶回路に出力する遅延回路と、前記記憶回路から読み出される前記副データを、主入力端子から入力される主データに挿入するデータ複合回路とを有する、ことを特徴とする圧縮データ伝送用コネクタ。
IPC (6件)：
H04J 3/04 ,  H01R 13/66 ,  H04J 3/00 ,  H04L 13/10 ,  H04N 5/00 ,  H04N 7/24
FI (6件)：
H04J 3/04 Z ,  H01R 13/66 ,  H04J 3/00 M ,  H04L 13/10 ,  H04N 5/00 B ,  H04N 7/13 Z
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM