特許
J-GLOBAL ID：201103058363276115
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：特許公報
出願番号（国際出願番号）：特願平11-327119
公開番号（公開出願番号）：特開2001-144194
特許番号：特許第3439706号
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
請求項（抜粋）：
【請求項1】 (a)シリコン基板上に、ゲート絶縁膜、フローティングゲートシリコン膜、ゲート間絶縁膜、コントロールゲートシリコン膜をこの順で積層したゲート電極形成層上に第3絶縁膜を設ける工程と、(b)前記各膜をシリコン基板が露出するまでエッチングして、ゲート電極を形成すると共にソース及びドレイン形成領域を開口させ、次いで第3絶縁膜をゲート電極の少なくとも一方の端部に残して除去することでコントロールゲートシリコン膜を一部露出させる工程と、(c)前記ゲート電極と該ゲート電極上に残る第3絶縁膜の側壁にサイドウォールスペーサーを形成する工程と、(d)全面に高融点金属膜を堆積する工程と、(e)熱処理を行うことによって該高融点金属膜と、露出したコントロールゲートシリコン膜及びシリコン基板とを同時にシリサイド化反応させて、露出したコントロールゲートシリコン膜及びシリコン基板の上に金属シリサイド層を形成する工程を備えたことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/8247
, H01L 21/28 301
, H01L 21/768
, H01L 27/115
, H01L 29/788
, H01L 29/792
H01L 21/28 301 S
, H01L 29/78 371
, H01L 21/90 C
, H01L 27/10 434
