特許

J-GLOBAL ID：201103061206384428

半導体装置及びその製造方法

発明者： 菅井 和己
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：特許公報
出願番号（国際出願番号）：特願平11-029720
公開番号（公開出願番号）：特開2000-228446
特許番号：特許第3277909号
出願日： 1999年02月08日
公開日（公表日）： 2000年08月15日
請求項（抜粋）：

【請求項1】 半導体基板と、この半導体基板上に形成された下層配線と、この下層配線上に形成された層間絶縁膜と、この層間絶縁膜に開口され前記下層配線まで達するビアホールと、このビアホールの底部に埋設されたTi膜と、このTi膜上に形成され前記Ti膜に接する導電膜と、前記層間絶縁膜上に順次積層された第1のTi膜、TiN層、第2のTi膜及びAl又はAl合金膜を有し前記導電膜に接続された上層配線と、を有することを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (4件)：

H01L 21/28 301 R ,  H01L 21/90 A ,  H01L 21/88 R ,  H01L 21/88 N

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-066729   出願人：株式会社東芝