特許
J-GLOBAL ID：201103061625877116
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：特許公報
出願番号（国際出願番号）：特願平11-366504
公開番号（公開出願番号）：特開2001-184899
特許番号：特許第4315552号
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
請求項（抜粋）：
【請求項1】 演算処理を行なうためのロジックと、
前記ロジックのためのデータを格納するメモリと、
共通のテストデータパッドに結合され、前記テストデータパッドとの間で双方向にデータを転送する双方向入出力回路と、
前記メモリへ外部から直接アクセスしてテストを行なうためのテストインターフェイス回路とを備え、
前記テストインターフェイス回路は、
前記メモリから読出されたデータを順次格納しかつ該格納データを順次格納順序と同一順序で読出して前記双方向入出力回路へ読出データを与えるためのファーストイン・ファーストアウト回路と、
データの入力および出力を示す動作モード指示信号に応答して前記ファーストイン・ファーストアウト回路のデータの書込および読出を制御するとともに前記双方向入出力回路から前記メモリへのデータ転送を制御するための制御回路を備え、前記制御回路は、前記動作モード指示信号がデータ入力モードを指示するとき前記メモリへのデータ読出指示の数をカウントし、該カウント値に対応する数のデータを前記ファーストイン・ファーストアウト回路に書込みかつ前記ファーストイン・ファーストアウト回路から読出すように前記ファーストイン・ファーストアウト回路の格納動作を制御する、半導体集積回路装置。
IPC (3件)：
G11C 29/02 ( 200 6.01)
, G01R 31/28 ( 200 6.01)
, G01R 31/3185 ( 200 6.01)
G11C 29/00 675 L
, G01R 31/28 W
, G01R 31/28 B
