特許
J-GLOBAL ID：201103062454236903
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別：特許公報
出願番号（国際出願番号）：特願2001-397525
公開番号（公開出願番号）：特開2003-197696
特許番号：特許第4056252号
出願日： 2001年12月27日
公開日（公表日）： 2003年07月11日
請求項（抜粋）：
【請求項1】多数のチップが搭載される基板であって、搭載される各チップに形成された各電極に対応する電極端子と、前記多数のチップに対して複数のチップ毎に共通に設けられた外部端子と、前記電極端子と前記外部端子とを接続する電気的特性試験用の信号配線とを備えた基板を用意する工程と、
各チップに形成された前記電極と、前記基板上に形成された前記電極端子とを接続し、前記多数のチップを前記基板上に搭載する工程と、
前記基板上に搭載された前記多数のチップを樹脂封止する工程と、
前記樹脂封止後に前記基板上に搭載された状態で前記外部端子を介して、前記基板上に搭載された前記多数のチップの電気的特性試験を行う工程と、
前記電気的特性試験後に前記基板を切断して前記樹脂封止された前記多数のチップを個片に切断分離するとともに、前記電気的特性試験用の信号配線を切断分離する工程と、
前記切断分離された各チップを、前記電気的特性試験の結果に基づいて良品/不良品を分類し、良品を製品として出荷する工程と、
を有することを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (3件)：
H01L 21/60 321 Y
, H01L 21/60 311 S
, H01L 21/60 301 A
