特許

J-GLOBAL ID：201103065093235710

半導体記憶装置

発明者： 中村 典嗣 ,  相本 代志治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-147281
公開番号（公開出願番号）：特開2000-339970
特許番号：特許第3266141号
出願日： 1999年05月26日
公開日（公表日）： 2000年12月08日
請求項（抜粋）：

【請求項1】 書き込みデータ線対をなすデータ線を所定のプリチャージ電圧レベルにプリチャージ・イコライズするプリチャージ・イコライズ回路と、前記各データ線の電荷を引き抜くための引き抜き用NMOSFETを持ったトランスファゲートと、該引き抜き用NMOSFETのゲートを制御して、前記書き込みデータ線対のうち電荷の引き抜きを行ういずれかのデータ線を選択するデータ線選択回路と、前記引き抜き用NMOSFETのソースに接続されて、前記データ線の電荷の引き抜きレベルを書き込みに必要な一定レベルに制御する引き抜きレベル制御回路とを備え、前記引き抜きレベル制御回路が、前記引き抜き用NMOSFETのソースに接続されて、前記データ線対の電荷の引き抜きレベルをGNDレベルから書き込みに必要なレベルまで変化させる引き抜きレベル調整回路を有することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/41 ,  G11C 11/409

FI (3件)：

G11C 11/34 M ,  G11C 11/34 353 F ,  G11C 11/34 354 R

引用特許：

出願人引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-214135   出願人：富士通株式会社
• 特開平4-078100
  

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-214135   出願人：富士通株式会社
• 特開平4-078100