特許
J-GLOBAL ID：201103065152204220

半導体集積回路

発明者：
亀田 諭

亀田 諭 について

, 
田中 康規

田中 康規 について


出願人/特許権者：
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について

, 
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2001-010241
公開番号（公開出願番号）：特開2002-217696
特許番号：特許第3842560号
出願日： 2001年01月18日
公開日（公表日）： 2002年08月02日
請求項（抜粋）：
【請求項1】 内部回路と、 前記内部回路からの差動入力パルス信号を受け、該パルス信号の立下がりを遅延補正することにより一方のパルス信号の立下がりと他方のパルス信号の立上がりとの間に相対的な遅延が発生した差動パルス信号を生成する一対の遅延生成回路と、 前記一対の遅延生成回路からの差動パルス信号を受け、一方の出力信号の立下がりと他方の出力信号の立上がりとのクロスポイントの変動幅が軽減された差動出力信号を集積回路外部の線路に送出する差動型の出力バッファ回路とを具備し、 前記一対の遅延生成回路のそれぞれは、カスケード接続された二段のCMOSインバータ回路を有し、 1段目のCMOSインバータ回路は電源ノード側に第1の定電流源が挿入されており、2段目のCMOSインバータ回路は接地ノード側に第2の定電流源が挿入されており、上記第1の定電流源および第2の定電流源は等しい定電流が流れることを特徴とする半導体集積回路。
IPC (1件)：
H03K 5/13 ( 200 6.01)
FI (1件)：
H03K 5/13
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM