VLSI(超大規模集積)CMOS(相補形金属酸化膜半導体)回路をインタフェースする高速信号

発明者：
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：特許公報
出願番号（国際出願番号）：特願2000-537353
特許番号：特許第3960752号
出願日： 1999年03月08日
請求項（抜粋）：

【請求項1】前の論理状態から着信信号の変化を検出するシステムであって、それぞれ発振基準と着信信号を受信する第1および第2の入力ターミナルと、論理的に前の論理状態に等しい出力信号を提供する出力ターミナルと、基準と着信信号を比較して第1の結果を生成するために第1および第2の入力ターミナルに結合された第1のコンパレータと、前の論理状態に基づいて第1の結果を出力ターミナルに結合するために第1のコンパレータに結合された第1の制御装置とを含むシステム。

IPC (2件)：