特許
J-GLOBAL ID:201103066609632270
半導体デバイスおよび半導体構造の製造方法
発明者:
,
出願人/特許権者:
代理人 (7件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 酒井 將行
, 荒川 伸夫
, 佐々木 眞人
公報種別:公開公報
出願番号(国際出願番号):特願2010-062555
公開番号(公開出願番号):特開2011-063502
出願日: 2010年03月18日
公開日(公表日): 2011年03月31日
要約:
【課題】 半導体結晶材料の作製またはこの半導体結晶材料を含む構造を提供する。【解決手段】 第1の半導体結晶材料の表面の粗さは、低減されている。半導体デバイスは、第1の結晶材料の表面上に低欠陥の歪んだ第2の半導体結晶材料を含む。歪んだ第2の半導体結晶材料の表面の粗さは、低減されている。一実施例は、第1および第2の半導体結晶材料間の界面境界の不純物を減少させるプロセスパラメータを作成することによって、粗さが低減された表面を得ることを含む。一実施の形態では、第1の半導体結晶材料は、アスペクト比トラッピング技術を用いて欠陥をトラップするのに十分なアスペクト比を有する絶縁体の開口によって限定されることができる。【選択図】 図1a
請求項(抜粋):
第2の材料に対して高アスペクト比で点在した第1の半導体結晶材料を備え、平坦な表面を有する複合構造と、
前記平坦な表面において前記第1の半導体結晶材料上に歪んだ第2の半導体結晶材料とを備え、前記第1の半導体結晶材料の前記表面は、5nmまたはそれ以下の表面粗さRMSを有し、前記第1および第2の半導体結晶材料間の界面の不純物濃度は、低減されている、半導体デバイス。
IPC (7件):
C30B 25/04
, C30B 29/08
, C23C 16/04
, C23C 16/06
, C23C 16/42
, H01L 21/205
, H01L 21/20
FI (7件):
C30B25/04
, C30B29/08
, C23C16/04
, C23C16/06
, C23C16/42
, H01L21/205
, H01L21/20
Fターム (61件):
4G077AA03
, 4G077AB10
, 4G077BA05
, 4G077BE41
, 4G077DB04
, 4G077DB05
, 4G077EA02
, 4G077EB06
, 4G077ED06
, 4G077EE07
, 4G077EF03
, 4G077HA06
, 4G077HA12
, 4G077TA04
, 4G077TA07
, 4G077TB02
, 4G077TB04
, 4G077TC06
, 4G077TC13
, 4G077TC17
, 4G077TC19
, 4G077TK01
, 4G077TK08
, 4K030BA09
, 4K030BA29
, 4K030BA35
, 4K030BA38
, 4K030BB02
, 4K030DA08
, 4K030LA12
, 5F045AB01
, 5F045AB05
, 5F045AC01
, 5F045AC05
, 5F045AD10
, 5F045AF03
, 5F045AF04
, 5F045AF06
, 5F045BB01
, 5F045DB09
, 5F045GH10
, 5F045HA16
, 5F152LL03
, 5F152LN02
, 5F152LN32
, 5F152LN34
, 5F152MM02
, 5F152MM04
, 5F152MM05
, 5F152MM09
, 5F152MM10
, 5F152NN03
, 5F152NN04
, 5F152NN13
, 5F152NN27
, 5F152NQ04
, 5F152NQ05
, 5F152NQ06
, 5F152NQ07
, 5F152NQ08
, 5F152NQ10
引用文献:
前のページに戻る