特許

J-GLOBAL ID：201103067283888909

ATMセルのパラレル同期回路

発明者： 山本 恭子 ,  小嶋 利之
出願人/特許権者： 日本電気株式会社 ,  宮城日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-062390
特許番号：特許第3076328号
出願日： 1999年03月09日
請求項（抜粋）：

【請求項1】 n列(nは2以上の整数)のパラレルデータを入力し、ハンティング状態からプレ同期状態への遷移トリガとなるヘッダが入力された時のみ53進カウンタにロードをかけ、周期的に連続して続くヘッダの想定されるタイムスロット位置を、前記53進カウンタの値よりデコードして生成するATMセルのパラレル同期回路において、前記ヘッダがn列のパラレルデータのうちの何れの列に含まれているかに応じて、前記53進カウンタのロード値を切り替えるロード値選択回路を有することを特徴とするATMセルのパラレル同期回路。

IPC (2件)：

H04L 12/28 ,  H04L 7/08

FI (2件)：

H04L 11/20 D ,  H04L 7/08 Z

引用特許：

審査官引用 (1件)

• ATMセル同期回路
  公報種別：公開公報   出願番号：特願平9-049521   出願人：日本電気株式会社