特許
J-GLOBAL ID：201103069704990131
エラスティック回路および集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 弘一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-149958
公開番号（公開出願番号）：特開2000-341256
特許番号：特許第4193284号
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
請求項（抜粋）：
【請求項1】 第1のクロックに同期したデータを入力し、第2のクロックに同期したデータを出力するエラスティック回路において、
前記第2のクロックで動作し読み出しアドレスカウント値を出力するN+1進(Nは自然数)の読み出しアドレスカウンタと、
前記読み出しアドレスカウント値を入力し所定時間遅延させて出力する遅延回路と、
前記遅延回路から出力される前記読み出しアドレスカウント値をロード入力とし、前記第1のクロックで動作することにより書き込みアドレスカウント値を出力するN+1進の書き込みアドレスカウンタと、
入力されるデータを前記書き込みアドレスカウント値によって書き込み、書き込まれているデータを前記読み出しアドレスカウント値によって読み出すメモリ回路とを備え、
前記遅延回路は、複数のフリップフロップから構成され、各段の前記フリップフロップの動作クロックはその後段に接続される前記フリップフロップの動作クロックよりも位相が遅れたクロックで動作するシフトレジスタであることを特徴としたエラスティック回路。
IPC (4件)：
H04L 7/00 ( 200 6.01)
, G06F 1/10 ( 200 6.01)
, G06F 5/06 ( 200 6.01)
, H04L 29/08 ( 200 6.01)
H04L 7/00 A
, G06F 1/04 330 A
, G06F 5/06 Z
, H04L 13/00 307 Z
