特許

J-GLOBAL ID：201103069751118639

不揮発性半導体記憶装置の製造方法

発明者： 園田 真久 ,  角田 弘昭 ,  坂上 栄人 ,  金高 秀海 ,  姫野 嘉朗 ,  米浜 敬祐 ,  高橋 邦栄
出願人/特許権者： 株式会社東芝 ,  岩手東芝エレクトロニクス株式会社
代理人 (6件)： 鈴江 武彦 ,  村松 貞男 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2001-065425
公開番号（公開出願番号）：特開2002-270705
特許番号：特許第4313956号
出願日： 2001年03月08日
公開日（公表日）： 2002年09月20日
請求項（抜粋）：

【請求項1】半導体基板上にゲート絶縁膜用のシリコン酸化膜、浮遊ゲート用の多結晶シリコン膜を堆積し、前記浮遊ゲート用の多結晶シリコン膜および前記半導体基板を反応性イオンエッチング法により加工し、前記半導体基板に素子分離領域を形成すると共に前記浮遊ゲート用の多結晶シリコン膜をチャネル幅W方向に分離する工程と、 この分離工程後、前記浮遊ゲート用の多結晶シリコン膜上にゲート間絶縁膜、制御ゲート用の多結晶シリコン膜および金属シリサイド膜を堆積し、反応性イオンエッチング法により、前記金属シリサイド膜、前記制御ゲート用の多結晶シリコン膜、前記ゲート間絶縁膜、前記浮遊ゲート用の多結晶シリコン膜をチャネル長L方向に分離加工する工程と、 前記チャネル長L方向に分離加工された前記浮遊ゲート用の多結晶シリコン膜、前記制御ゲート用の多結晶シリコン膜、前記金属シリサイド膜および前記ゲート間絶縁膜の側壁にゲート表面保護用のシリコン酸化膜を形成する工程 とを具備し、 前記チャネル長L方向の分離加工において前記浮遊ゲート用の多結晶シリコン膜を反応性イオンエッチング法により加工する時に、Cl2 /HBr/02 のガス系を用い、前記浮遊ゲート用の多結晶シリコン膜を前記ゲート絶縁膜用のシリコン酸化膜の表面までエッチングした後、HBr/ 02 のガス系を用いてオーバーエッチングを行って前記浮遊ゲート用の多結晶シリコン膜の裾部のテーパ角が90度以上となるように加工することを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (5件)：

H01L 21/8247 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 21/3065 ( 200 6.01)

FI (3件)：

H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 21/302 105 A

引用特許：

出願人引用 (2件)

• 不揮発性半導体メモリ装置とその製造方法
  公報種別：公開公報   出願番号：特願平3-336050   出願人：株式会社リコー
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-122018   出願人：株式会社東芝

審査官引用 (2件)

• 不揮発性半導体メモリ装置とその製造方法
  公報種別：公開公報   出願番号：特願平3-336050   出願人：株式会社リコー
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-122018   出願人：株式会社東芝