特許
J-GLOBAL ID:201103069813805670
プログラム可能メモリアクセススロット割当のための装置および方法
発明者:
,
,
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 伊藤 英彦
, 堀井 豊
, 森下 八郎
公報種別:特許公報
出願番号(国際出願番号):特願2000-619870
特許番号:特許第4500457号
出願日: 1999年12月17日
請求項(抜粋):
【請求項1】ネットワークスイッチ装置であって、
データパケットを受信するための複数の受信ポートと、
データパケットを伝達するために構成される複数のポートと、
前記受信したデータパケットに応答して、少なくとも1つの選択された送信ポートへの前記受信したデータパケットの送信を制御するための判断エンジンと、
外部メモリへインタフェースを提供する外部メモリインターフェイスとを含み、前記外部メモリインターフェイスは、前記ネットワークスイッチおよび前記外部メモリの間で前記データパケットを伝達するために構成され、前記外部メモリインタフェースは、
前記外部メモリへのアクセスのためにメモリアクセススロットをポートに選択的に割当てるためのスケジューラと、
前記スケジューラに結合され、プログラム可能情報エントリを含む割当テーブルを記憶するための割当テーブルメモリを含み、前記プログラム可能情報エントリは外部コントローラによって割当テーブルメモリに記憶され、前記プログラム可能情報エントリの各々はポート演算コードを含み、
前記判断エンジンは、前記複数の受信ポートに対応する複数のキュー装置を含み、複数のキュー装置は、前記対応する受信ポートによって受信したデータパケットを表わすデータブロックをキューし、
前記外部メモリインタフェースは、前記複数のキュー装置と相互作用して、前記複数のキュー装置の各々に前記外部メモリにアクセスするためのタイムスロットを割当てるスケジューラを含み、
前記ネットワークスイッチ装置は、さらに、複数の異なる構成の割当テーブルを記憶するためのプログラム可能メモリ装置を含み、
前記外部コントローラは、複数の割当テーブルのうちの選択された1つを前記割当テーブルメモリに書込み、
前記スケジューラは、前記割当テーブルメモリ内の前記割当テーブルのプログラム可能情報エントリに基づいて、メモリアクセススロットを選択的に割当て、
前記スケジューラは、前記ポート演算コードに基づいて、前記ポートの各々の演算を設定し、前記ポート演算コードは読込ビットおよび書出ビットのうちの1つを含み、前記スケジューラは対応するポート演算コードに基づいて各メモリアクセススロットを読込スロ
ットおよび書出スロットのうちの1つとして選択的に割当てる、ネットワークスイッチ装置。
IPC (1件):
FI (1件):
引用特許: