特許
J-GLOBAL ID：201103070137320276
LSI設計検証装置、LSI設計検証方法、及びLSI設計検証プログラム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (7件)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-398319
公開番号（公開出願番号）：特開2003-196342
特許番号：特許第3848157号
出願日： 2001年12月27日
公開日（公表日）： 2003年07月11日
請求項（抜粋）：
【請求項1】 論理演算機能を有する回路の構成要素を抽象化の度合いに応じて上位から下位まで複数の層に階層化してなる回路記述のプロパティチェックを用いたLSIの機能検証において、
前記回路記述を読み込む回路記述読込手段と、
前記回路記述について最上位階層からモジュール間の信号接続関係を解析する解析手段と、
前記階層間の信号接続関係のデータを共通データベースに格納する共通データベース格納手段と、
前記共通データベースから検証対象モジュールのプロパティを読み込むプロパティ読み込み手段と、
前記検証対象モジュールのプロパティから前記検証対象モジュール間の信号が含まれているプロパティ箇所のみをモジュール間信号プロパティとして抽出するモジュール間プロパティ抽出手段と、
前記モジュール間信号プロパティから各信号の出力側のモジュールにある出力動作が定義された出力動作プロパティと、入力側モジュールに存在する期待動作が定義された期待動作プロパティとを抽出する信号動作部分抽出手段と、
前記出力動作プロパティと前記期待動作プロパティとを比較する比較手段
とを具備することを特徴とするLSI設計検証装置。
IPC (3件)：
G06F 17/50 ( 200 6.01)
, H01L 21/82 ( 200 6.01)
, G01R 31/28 ( 200 6.01)
G06F 17/50 670 G
, G06F 17/50 654 D
, G06F 17/50 672 C
, G06F 17/50 672 T
, H01L 21/82 C
, H01L 21/82 T
, G01R 31/28 F
