特許

J-GLOBAL ID：201103070701139978

位相比較器

発明者： 木村 和広 ,  大橋 隆之 ,  水野 昭弘 ,  山本 智弘
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： ▲角▼谷 浩
公報種別：特許公報
出願番号（国際出願番号）：特願平11-086808
公開番号（公開出願番号）：特開2000-278122
特許番号：特許第4036562号
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
請求項（抜粋）：

【請求項1】 少なくとも第1及び第2記憶回路と、該第1及び第2の記憶回路の出力に接続されたチャージポンプ回路を含み、第1の入力信号により、前記第2記憶回路の状態を受けて前記第1の記憶回路を設定するとともに、前記第2記憶回路を所定状態とし、第2の入力信号により、前記第1の記憶回路の状態を受けて前記第2の記憶回路の状態を設定するとともに、前記第1の記憶回路を所定状態とする位相比較回路において、 電源電圧に応じて遅延量が可変され、前記第1の入力信号を遅延して前記第2の記憶回路に印加する第1の遅延回路と、 前記電源電圧に応じて遅延量が可変され、前記第2の入力信号を遅延して前記第1の記憶回路に印加する第2の遅延回路とを備えることを特徴とする位相比較器。

IPC (2件)：

H03L 7/089 ( 200 6.01) ,  H03L 7/093 ( 200 6.01)

FI (2件)：

H03L 7/08 D ,  H03L 7/08 E

引用特許：

審査官引用 (2件)

• 特開昭63-260317
  
• PLL回路
  公報種別：公開公報   出願番号：特願平5-207102   出願人：日本電気株式会社