特許

J-GLOBAL ID：201103071384660299

並列復号装置及びプログラム並びに符号化データの並列復号方法

発明者： 野田 和茂 ,  甲田 聡
出願人/特許権者： 株式会社東芝
代理人 (19件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2009-217889
公開番号（公開出願番号）：特開2011-066844
出願日： 2009年09月18日
公開日（公表日）： 2011年03月31日
要約：

【課題】符号化されたデータに対する復号処理のうち、並列に実行できる処理を増加させて処理効率を向上させる。【解決手段】本発明の一態様において、並列復号装置1は、符号化データ5に含まれている複数の処理単位データについて復号化処理のための複数の処理ステージの進行状態を示す制御情報6を記憶する記憶手段4と、記憶手段4に記憶されている制御情報6と、復号化処理における複数の処理単位データの間の依存関係と複数の処理ステージの間の依存関係とに基づいて、並列に、実行可能な処理単位データに対応する実行可能な処理ステージを、少なくとも一つのプロセッサに対して割り当てる制御手段2と、実行可能な処理単位データに対して実行可能な処理ステージを並列に実行する復号処理手段3とを具備する。【選択図】 図1

請求項（抜粋）：

符号化データに含まれている複数の処理単位データについて、復号化処理のための複数の処理ステージの進行状態を示す制御情報、を記憶する記憶手段と、 前記記憶手段に記憶されている前記制御情報と、前記復号化処理における前記複数の処理単位データの間の依存関係と前記複数の処理ステージの間の依存関係とに基づいて、並列に、実行可能な処理単位データに対応する実行可能な処理ステージを、少なくとも一つのプロセッサに対して割り当てる制御手段と、 前記実行可能な処理単位データに対して前記実行可能な処理ステージを並列に実行する復号処理手段と を具備する並列復号装置。

IPC (1件)：

H04N 7/32

FI (1件)：

H04N7/137 Z

Fターム (23件)：

5C159KK13 ,  5C159MA00 ,  5C159MA04 ,  5C159MA05 ,  5C159MA23 ,  5C159MC11 ,  5C159MC38 ,  5C159ME01 ,  5C159ME11 ,  5C159NN21 ,  5C159PP04 ,  5C159RB09 ,  5C159RC12 ,  5C159TA00 ,  5C159TB06 ,  5C159TB07 ,  5C159TB12 ,  5C159TC00 ,  5C159TC51 ,  5C159UA05 ,  5C159UA11 ,  5C159UA38 ,  5C159UA39

引用特許：

審査官引用 (2件)

• 符号化及び復号装置並びに符号化及び復号方法
  公報種別：公開公報   出願番号：特願2004-317003   出願人：ソニー株式会社
• 符号化及び復号装置並びに符号化及び復号方法
  公報種別：公開公報   出願番号：特願2004-317002   出願人：ソニー株式会社