特許
J-GLOBAL ID：201103071882873542
フリップフロップ及びスキャンパス回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-227197
公開番号（公開出願番号）：特開2003-043108
特許番号：特許第3802377号
出願日： 2001年07月27日
公開日（公表日）： 2003年02月13日
請求項（抜粋）：
【請求項1】 通常動作時には、データ端子からのデータ信号を取りこんでラッチするとともに、スキャンパステスト時には、スキャン入力端子からの信号を取りこんでラッチするフリップフロップを備えたスキャンパス回路において、
スキャンパステストと通常動作のモード切替を制御する制御信号を入力する制御端子と、前記フリップフロップの状態をセットするセット信号を入力するセット端子とからの信号をそれぞれ入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記セット端子に入力されたセット信号の伝達を抑止し、前記入力されたセット信号により、前記フリップフロップの状態がセットされないように制御する第1の論理回路と、
前記制御信号を入力する制御端子と、前記フリップフロップの状態をリセットするリセット信号を入力するリセット端子とからの信号をそれぞれ入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記リセット端子に入力されたリセット信号の伝達を抑止し、前記入力されたリセット信号により、前記フリップフロップの状態がリセットされないように制御する第2の論理回路と、
を備え、
前記フリップフロップが、それぞれの第1の入力端と出力端が互いに電気的に接続されてマスターラッチを構成する第1、及び第2の論理ゲートと、それぞれの第1の入力端と出力端が互いに電気的に接続されてスレーブラッチを構成する第3、及び第4の論理ゲートと、一端がデータ端子からの信号の入力端で他端が前記第1の論理ゲートの第1の入力端に接続された第1のスイッチと、一端がスキャン入力端子からの信号の入力端で他端が前記第1の論理ゲートの第1の入力端に電気的に接続された第2のスイッチと、前記第1の論理ゲートの出力端と前記第3の論理ゲートの第1の入力端との間に直列に設けられた第3及び第4のスイッチと、前記第3の論理ゲートの出力端に入力端が接続され出力端がデータ出力端子に接続されたデータ出力インバータとを含むマスタースレーブ型のフリップフロップよりなり、
前記第1のスイッチは通常動作時にはクロックによりオンオフされスキャンテスト時にはオフ状態を維持し、前記第2のスイッチは通常動作時にはオフ状態を維持しスキャンテスト時には第1のスキャンクロックによりオン、オフされ、前記第3のスイッチは通常動作時にはオン状態を維持しスキャンテスト時には前記第1のスキャンクロックとはパルスが重ならない第2のスキャンクロックによりオンオフされ、前記第4のスイッチは通常動作時には前記クロックにより前記第1のスイッチとは逆相の関係でオンオフされスキャンテスト時にはオン状態を維持し、
前記第1の論理回路の出力が、前記マスターラッチの前記第1の論理ゲートの第2の入力端と前記スレーブラッチを構成する前記第4の論理ゲートの第2の入力端とに接続され、
前記第2の論理回路の出力は、前記マスターラッチを構成する前記第2の論理ゲートの第2の入力端と前記スレーブラッチを構成する前記第3の論理ゲートの第2の入力端とに接続される、ことを特徴とするスキャンパス回路。
IPC (2件)：
G01R 31/28 ( 200 6.01)
, H03K 3/037 ( 200 6.01)
G01R 31/28 G
, G01R 31/28 V
, H03K 3/037 B
