特許
J-GLOBAL ID:201103072589238316
DMA制御装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人コスモス特許事務所
公報種別:特許公報
出願番号(国際出願番号):特願平11-357320
公開番号(公開出願番号):特開2001-175532
特許番号:特許第3758437号
出願日: 1999年12月16日
公開日(公表日): 2001年06月29日
請求項(抜粋):
【請求項1】 CPUと、
複数のメモリブロックを備えるメモリと、
前記メモリに接続された共有バスと、
前記共有バスに接続されるとともに前記メモリにアクセスする複数のデバイスと、
前記各デバイスによる前記メモリへのアクセスを制御するメモリコントローラ手段と、
所定時間ごとの前記共有バスの使用割合を算出する占有率算出手段と、
前記各デバイスごとの、前記共有バスへのアクセス状況を検出するアクセス検出手段とを有し、
前記メモリコントローラ手段は、前記占有率算出手段の算出結果と前記アクセス検出手段の検出結果とに基づき、各メモリブロックごとに動作モードを制御することを特徴とするDMA制御装置。
IPC (4件):
G06F 12/06 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
, G06F 13/28 ( 200 6.01)
, G06F 1/32 ( 200 6.01)
FI (4件):
G06F 12/06 515 H
, G06F 12/00 550 E
, G06F 13/28 310 A
, G06F 1/00 332 Z
引用特許:
出願人引用 (2件)
審査官引用 (1件)
-
DMA制御装置
公報種別:公開公報
出願番号:特願平11-085210
出願人:ミノルタ株式会社
前のページに戻る