特許

J-GLOBAL ID：201103073296083373

I2Cバスを含むグローバル・シリアル・バスに製造テスト・インタフェースを接続するための方法および装置

発明者： ガイ・リチャート・クリエ ,  ジェームズ・スコート・ハーヴランド ,  シャロン・デノス・ヴィンセント ,  ポール・レオナード・ウルトゲン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (3件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別：特許公報
出願番号（国際出願番号）：特願2000-039822
公開番号（公開出願番号）：特開2000-242573
特許番号：特許第4056191号
出願日： 2000年02月17日
公開日（公表日）： 2000年09月08日
請求項（抜粋）：

【請求項1】 集積回路間(I2C)バスにジョイント・テスト・アクション・グループ(JTAG)インタフェースを接続するための装置であって、 前記I2Cバスとの間で転送すべきデータをバッファする入出力バッファ論理回路と、 前記入出力バッファ論理回路および前記JTAGインタフェースに接続され、前記入出力バッファ論理回路から受信したデータを前記JTAGインタフェースに送信し、および前記JTAGインタフェースから受信したデータを前記入出力バッファ論理回路へ送信するスレーブ・インタフェース論理回路と、 前記入出力バッファ論理回路および前記スレーブ・インタフェース論理回路に結合され、前記入出力バッファ論理回路に合わせて前記入出力バッファ論理回路と前記スレーブ・インタフェース論理回路の間のデータ交換のペースを調整し、前記スレーブ・インタフェース論理回路と前記JTAGインタフェース間のデータ交換のためにデータの経路指定行うスレーブ・コントローラと、 前記入出力バッファ論理回路と前記I2Cバスとの間に結合され、かつ前記スレーブ・コントローラに接続される、エラー条件を処理するエラー処理論理回路とを含み、 前記エラー処理論理回路は、巡回冗長検査(CRC)計算論理回路を含み、前記JTAGインタフェースからエラーを示すアテンション信号を供給され、前記I2Cバスからの読取りに対する応答の際のI2Cバス・プロトコルの肯定応答信号をしないことにより前記エラーの通知を行い、 前記スレーブ・コントローラは、前記I2Cバスにより送信される開始バイト・アドレスに続く後のデータに、前記CRC計算論理回路がCRC計算を実現するために使用可能または使用不能に構成されるための所定のコマンドがあることに応答して、前記CRC計算論理回路を制御する、 装置。

IPC (1件)：

G06F 13/00 ( 200 6.01)

FI (1件)：

G06F 13/00 301 T

引用特許：

審査官引用 (3件)

• インターフェース変換装置
  公報種別：公開公報   出願番号：特願平5-173170   出願人：三菱電機株式会社
• USB周辺マイクロコントローラ
  公報種別：公開公報   出願番号：特願平10-122079   出願人：スタンダードマイクロシステムズコーポレーション
• プログラマブル論理デバイスをプログラミングするシステム及び方法
  公報種別：公開公報   出願番号：特願平9-116720   出願人：ラティス・セミコンダクター・コーポレイション