特許
J-GLOBAL ID：201103073977156549
集積回路テスターおよび集積回路試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
野田 茂
公報種別：特許公報
出願番号（国際出願番号）：特願2000-025864
公開番号（公開出願番号）：特開2001-215260
特許番号：特許第3408482号
出願日： 2000年02月03日
公開日（公表日）： 2001年08月10日
請求項（抜粋）：
【請求項1】 外部から与えられる基準クロック信号に同期し前記基準クロック信号より周波数が高い内部クロック信号にもとづいて動作し、かつ前記基準クロック信号に同期してデータが供給されたとき同データに対応するデータを前記基準クロック信号に同期して出力すると共にデータを出力したことを表すストローブ信号を出力する集積回路を試験する集積回路テスターであって、複数のテストパターンデータを保持し、保持している前記テストパターンデータを前記基準クロック信号に同期して順次、前記集積回路に供給するパターンメモリーと、前記パターンメモリーが前記集積回路に前記テストパターンデータを供給し、前記集積回路が同テストパターンデータに対応するデータを出力したとき、前記集積回路が出力する前記ストローブ信号に同期して、前記集積回路が出力した前記データを取り込んで保持する結果メモリーと、前記複数のテストパターンデータが前記集積回路に供給された際に前記集積回路が各テストパターンデータごとに本来出力すべき期待値データを保持する期待値メモリーと、前記結果メモリーが保持する前記データと前記期待値メモリーが保持するデータとを各メモリーより受け取って比較する比較回路と、前記複数のテストパターンデータにそれぞれ対応して前記集積回路が出力する前記データを前記結果メモリーがすべて取り込んで保持した後、前記結果メモリーおよび前記期待値メモリーを制御して各メモリーが保持するデータを順次、前記比較回路に出力させる試験制御手段とを備えたことを特徴とする集積回路テスター。
IPC (3件)：
G01R 31/28
, G01R 31/319
, G06F 11/22 310
G06F 11/22 310 F
, G01R 31/28 H
, G01R 31/28 V
, G01R 31/28 R
