特許
J-GLOBAL ID：201103075126881570

回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体

発明者：
宇佐美 公良

宇佐美 公良 について

, 
河邉 直之

河邉 直之 について

, 
金沢 正博

金沢 正博 について

, 
小泉 正幸

小泉 正幸 について

, 
座間 英匡

座間 英匡 について

, 
古澤 敏行

古澤 敏行 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について


代理人 (1件)： 三好 秀和
公報種別：特許公報
出願番号（国際出願番号）：特願2000-197270
公開番号（公開出願番号）：特開2002-015017
特許番号：特許第3853576号
出願日： 2000年06月29日
公開日（公表日）： 2002年01月18日
請求項（抜粋）：
【請求項1】入力読込み/内部データベース(DB)生成処理部と、スタティックタイミング解析処理部と、High-Vtセル/MTセル置換部と、MTセルのリーク電流を制御するMTE信号のタイミング制約出力処理部と、を有する回路自動生成装置において、 前記入力読込み/内部データベース(DB)生成処理部が、低閾値トランジスタより高い閾値を有する高閾値トランジスタだけから成る高閾値セルのネットリストを含む回路自動生成のための諸情報を入力して解釈するステップと、 前記スタティックタイミング解析処理部が、前記入力情報の解釈結果に基づいて、前記論理回路のスタティックタイミング解析を行って、予め設定された制約条件よりも遅延時間の大きいパスを同定するステップと、 前記High-Vtセル/MTセル置換部が、前記制約条件よりも遅延時間の大きいパス上の少なくとも一部の前記高閾値セルを、高閾値トランジスタと低閾値トランジスタの両方から成りセル内部リーク電流の多寡を制御するためのMTE信号の入力端子を有するMTセルに置換するステップと、 前記MTセルのリーク電流を制御するMTE信号のタイミング制約出力処理部が、前記各MTセルの入力端子に供給されてMTセルのリーク電流の多寡を制御する制御信号のセットアップタイムに関するタイミング制約を生成して出力するステップと、を具備し、 前記MTセルは、前記制御信号MTEが “H”の時に、前記高閾値トランジスタがオンに成って、前記低閾値トランジスタで高速動作を行い、一方、前記制御信号MTEが“L”の時は、前記高閾値トランジスタがオフに成って、電源からグラウンドへのリークパスが切れたスタンバイ状態となり、リーク電流を遮断することを特徴とする回路自動生成方法。
IPC (1件)：
G06F 17/50 ( 200 6.01)
FI (2件)：
G06F 17/50 656 D ,  G06F 17/50 656 Z
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM