特許

J-GLOBAL ID：201103075290989179

割込み要因信号フラグレジスタ装置

発明者： 米田 敏雄
出願人/特許権者： シャープ株式会社
代理人 (1件)： 藤本 英介
公報種別：特許公報
出願番号（国際出願番号）：特願平11-356577
公開番号（公開出願番号）：特開2001-175483
特許番号：特許第3597744号
出願日： 1999年12月15日
公開日（公表日）： 2001年06月29日
請求項（抜粋）：

【請求項1】割込み要因信号の発生パルスをフラグビットとして保持するフラグビットレジスタを複数備え、各フラグビットレジスタ毎にアドレスが割り付けられたフラグレジスタと、制御部から送信された、前記フラグレジスタに関するアドレスのアドレス信号と、該フラグレジスタのフラグビットの読込みを指示するリード信号とに基づき、前記フラグレジスタ内の各フラグビットレジスタに保持したフラグビットを制御部に送信するフラグ読出し手段と、前記制御部に送信されたフラグビット中で該制御部が対応する又は対応した割込処理に相当する処理フラグビットを保持したフラグビットレジスタのアドレス信号と、フラグレジスタへのフラグビットのクリアを指示するライト信号とに基づき、該処理フラグビットを保持したフラグビットレジスタのみをリセットするフラグリセット手段とを含み、前記フラグリセット手段は、フラグビットレジスタ毎に出力端子を有し、入力するアドレス信号に対応するフラグビットレジスタの出力端子のみをアクティブにするデコーダと、このデコーダの各出力端子毎に前記ライト信号との論理積をとるANDゲートとを含み、 前記ANDゲート出力信号毎にアドレス信号に相当するフラグビットレジスタに接続することを特徴とする割込み要因信号フラグレジスタ装置。

IPC (1件)：

G06F 9/46

FI (1件)：

G06F 9/46 311 G

引用特許：

出願人引用 (1件)

• 割込み処理回路
  公報種別：公開公報   出願番号：特願平9-142002   出願人：三菱重工業株式会社

審査官引用 (1件)

• 割込み処理回路
  公報種別：公開公報   出願番号：特願平9-142002   出願人：三菱重工業株式会社