特許
J-GLOBAL ID：201103076445538736
電子回路を含む層構造物の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
本庄 武男
公報種別：特許公報
出願番号（国際出願番号）：特願2001-311662
公開番号（公開出願番号）：特開2003-123045
特許番号：特許第3778835号
出願日： 2001年10月09日
公開日（公表日）： 2003年04月25日
請求項（抜粋）：
【請求項1】片面或いは両面に複数の電子回路が印刷されたタグの片面と,仮の外層シートとを第1の接着剤層を介して接着する第1の接着工程と,
上記第1の接着工程で得られた層状体から上記電子回路各々に対応する領域を残して他の部分のタグ及び第1の接着剤層を除去する第1の除去工程と,
上記仮の外層シートから上記電子回路各々に対応する領域の上記タグ及び上記電子回路並びに上記第1の接着剤層からなる層構造物である中間層構造物を剥がし,該中間層構造物各々を上記第1の接着剤層を介して第1の外層シートに接着する第2の接着工程と,
上記中間層構造物各々が接着された上記第1の外層シートと,第2の外層シートとを上記中間層構造物を挟むとともに第2の接着剤層を介して接着する第3の接着工程と,
上記第3の接着工程による生成物に対して上記電子回路各々に対応する領域を囲むように,第2の外層シート,第2の接着剤層及び上記第1の外層シートに切り込みを加える切り込み工程と,
を具備してなる電子回路を含む層構造物の製造方法。
IPC (3件)：
G06K 19/077 ( 200 6.01)
, B42D 15/10 ( 200 6.01)
, G06K 19/07 ( 200 6.01)
G06K 19/00 K
, B42D 15/10 521
, G06K 19/00 H
