特許

J-GLOBAL ID：201103076540177228

保護回路

発明者： 富岡 幸治
出願人/特許権者： 旭化成エレクトロニクス株式会社
代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  田中 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2009-185544
公開番号（公開出願番号）：特開2011-040520
出願日： 2009年08月10日
公開日（公表日）： 2011年02月24日
要約：

【課題】ESDから内部回路を確実に保護できて、しかも入力すべき信号は損失なく内部回路に入力することができる保護回路を提供する。【解決手段】VDD及びGNDから電力の供給を受けて、内部回路101を保護する保護回路を、内部回路101に接続されている外部端子103とGNDとの間に接続されたMOSトランジスタ104と、MOSトランジスタ104のゲート端子g1に接続されたMOSトランジスタ105と、VDDにより電力が供給されていない場合、内部回路101に接続されている外部端子103から入力された電流をGNDに流すようにMOSトランジスタ104を制御すると共に、VDDにより電力が供給されている場合、MOSトランジスタ104がオフされるようにMOSトランジスタ105を制御する遅延回路106によって構成する。【選択図】 図1

請求項（抜粋）：

少なくとも第1電源及び第2電源から電力の供給を受けて、内部回路を保護する保護回路であって、 前記内部回路に接続されている外部端子と前記第2電源との間に接続された第1MOSトランジスタと、 前記第1MOSトランジスタのゲート端子の電圧を制御可能に接続された第2MOSトランジスタと、 前記第1電源により電力が供給されていない場合、前記外部端子から入力された電流を前記第2電源に流すように前記第1MOSトランジスタを制御すると共に、前記第1電源により電力が供給されている場合、前記第1MOSトランジスタがオフとなるように前記第2MOSトランジスタを制御するトランジスタ制御回路と、を備えることを特徴とする保護回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/06

FI (4件)：

H01L27/04 H ,  H01L27/06 311B ,  H01L27/06 311C ,  H01L27/06 311A

Fターム (14件)：

5F038AZ03 ,  5F038BH02 ,  5F038BH03 ,  5F038BH04 ,  5F038BH07 ,  5F038BH13 ,  5F038CD09 ,  5F038DF01 ,  5F038EZ20 ,  5F048CC01 ,  5F048CC05 ,  5F048CC06 ,  5F048CC09 ,  5F048CC15

引用特許：

審査官引用 (4件)

• 静電気放電保護回路
  公報種別：公開公報   出願番号：特願2004-041775   出願人：富士通株式会社
• 静電放電保護回路
  公報種別：公開公報   出願番号：特願2004-200757   出願人：瑞いー半導體股ふん有限公司
• 静電放電保護回路
  公報種別：公開公報   出願番号：特願2000-070332   出願人：現代電子産業株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2003-321059   出願人：株式会社東芝