特許
J-GLOBAL ID：201103078391627820
論理回路のテスト容易化方法
発明者：
,
,
出願人/特許権者：
代理人 (5件)：
石田 敬
, 鶴田 準一
, 土屋 繁
, 西山 雅也
, 樋口 外治
公報種別：特許公報
出願番号（国際出願番号）：特願2001-356330
公開番号（公開出願番号）：特開2003-157294
特許番号：特許第3701230号
出願日： 2001年11月21日
公開日（公表日）： 2003年05月30日
請求項（抜粋）：
【請求項1】 RTL記述内の回路要素に必要に応じてスルー機能およびホールド機能を付加してテスト容易化する方法であって、プログラムに従ってコンピュータに以下のステップを実行させることによって実現され、 (a)コンピュータの記憶装置に格納されている動作記述に含まれる演算を抽出して記憶装置内の使用演算リストに格納し、 (b)使用演算リスト内の各演算について、展開前の演算に対してテスト容易化するか、演算を複数の回路要素に展開した後の各回路要素に対してテスト容易化するかを決定してその結果を記憶装置に格納し、 (c)記憶装置に格納されている決定に従って、動作記述からテスト容易化したRTL記述を生成してテスト容易化済みRTL記述として記憶装置に格納する各ステップを具備する論理回路のテスト容易化方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
