特許
J-GLOBAL ID:201103080500365185
トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む装置
発明者:
,
,
出願人/特許権者:
代理人 (2件):
渡辺 敬介
, 山口 芳広
公報種別:公開公報
出願番号(国際出願番号):特願2010-006862
公開番号(公開出願番号):特開2011-146574
出願日: 2010年01月15日
公開日(公表日): 2011年07月28日
要約:
【課題】AOS-TFTの課題として、電気的ストレスによる特性変化、主に閾値電圧の変化がある。【解決手段】半導体層と、絶縁層1と、絶縁層2と、導電層1と、導電層2と、を有し、半導体層は絶縁層1と絶縁層2とに挟まれ、絶縁層1は半導体層と接する面とは反対側の面で導電層1と接し、絶縁層2は半導体層と接する面とは反対側の面で導電層2と接するトランジスタの駆動方法であって、導電層2に、VBG<Von1×C1/(C1+C2)を満たす電圧VBGを印加することを特徴とするトランジスタの駆動方法。但し、C1:絶縁層1の単位面積当たりの容量、C2:絶縁層2の単位面積当たりの容量、VON1:ソース電圧を基準電圧とし、かつ導電層2にかかる電圧を0Vにしたときのドレイン電流の立ち上がり電圧である。【選択図】図2
請求項(抜粋):
ソース電極及びドレイン電極に接続された半導体層と、
絶縁層1と、絶縁層2と、導電層1と、導電層2と、を有し、
前記半導体層は前記絶縁層1と前記絶縁層2とに挟まれ、
前記絶縁層1は、前記半導体層と接する面とは反対側の面で前記導電層1と接し、
前記絶縁層2は、前記半導体層と接する面とは反対側の面で前記導電層2と接し、
前記導電層1はゲート電極であるトランジスタの駆動方法であって、
前記導電層2に、
VBG≦VON1×C1/(C1+C2)
を満たす電圧VBGを印加することを特徴とするトランジスタの駆動方法。
但し、C1:前記絶縁層1の単位面積当たりの容量、C2:前記絶縁層2の単位面積当たりの容量、VON1:ソース電圧を基準電圧とし、かつ前記導電層2にかかる電圧を0Vにしたときのトランジスタの伝達特性におけるドレイン電流の立ち上がり電圧。
IPC (4件):
H01L 29/786
, G09G 3/30
, G09G 3/20
, H01L 51/50
FI (8件):
H01L29/78 622
, H01L29/78 617N
, H01L29/78 618B
, G09G3/30 Z
, G09G3/20 670J
, G09G3/20 642A
, G09G3/20 611H
, H05B33/14 A
Fターム (58件):
3K107AA01
, 3K107BB01
, 3K107CC21
, 3K107CC31
, 3K107CC45
, 3K107EE03
, 3K107HH04
, 3K107HH05
, 5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080DD29
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
, 5C380AA01
, 5C380AB06
, 5C380AB21
, 5C380BA28
, 5C380BA38
, 5C380BA39
, 5C380BB01
, 5C380BD05
, 5C380CC26
, 5C380CC33
, 5C380CC63
, 5C380CD013
, 5F110AA08
, 5F110AA14
, 5F110BB02
, 5F110BB05
, 5F110BB09
, 5F110CC07
, 5F110DD02
, 5F110EE04
, 5F110EE30
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110FF28
, 5F110FF30
, 5F110GG01
, 5F110GG15
, 5F110GG25
, 5F110GG43
, 5F110HL04
, 5F110HL23
, 5F110NN04
, 5F110NN14
, 5F110NN23
, 5F110NN24
, 5F110NN34
, 5F110NN35
, 5F110NN44
, 5F110NN46
, 5F110NN54
, 5F110QQ08
引用特許: