特許
J-GLOBAL ID：201103085613824757
クロック周波数を設定する方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願2001-070075
公開番号（公開出願番号）：特開2001-318730
特許番号：特許第3490403号
出願日： 2001年03月13日
公開日（公表日）： 2001年11月16日
請求項（抜粋）：
【請求項1】周期的な信号を供給する周波数シンセサイザと、該周波数シンセサイザから前記周期的な信号を受け取り、クロック・パルスを生成するクロック生成回路と、前記クロック生成回路から前記クロック・パルスを受け取りチップ論理/メモリ・ラッチに前記クロック・パルスを配分するクロック配分手段と、前記チップ論理/メモリ・ラッチに既知の論理状態を入力し前記チップ論理/メモリ・ラッチからの出力を受け取るテスト・エンジンと、前記クロック生成回路を制御するクロック制御設定を維持し、前記テスト・エンジンからのテスト出力を受け取る状態機械とを有するディジタル・システムに対する最適のクロック周波数を設定する方法であって、(a)前記状態機械がデフォルトの周波数を前記周波数シンセサイザに与え、デフォルトのクロック制御設定を前記クロック生成回路に与えてクロック・パルスを生成するステップと、(b)前記ステップ(a)に続いて行われるステップであって、前記クロック・パルスを前記チップ論理/メモリ・ラッチに与えて、前記テスト・エンジンが前記チップ論理/メモリ・ラッチをテストし、前記状態機械が前記テスト・エンジンのテスト出力を受け取り、論理エラーが発生したかどうかを判定するステップと、(c)前記ステップ(b)で論理エラーが発生しない場合に前記ステップ(b)に続いて行われるステップであって、前記状態機械が前記周波数シンセサイザにフィードバックしてクロック周波数を増分するステップと、(d)前記ステップ(b)で論理エラーが発生した場合に前記ステップ(b)に続いて行われるステップであって、前記論理エラーを発生した周波数及びクロック制御設定を記録するステップと、(e)前記ステップ(d)に続いて行われるステップであって、新たなクロック制御設定でクロック周波数を再び増分するステップとを含み、(f)前記ステップ(c)に続いて前記ステップ(b)が行われ、前記ステップ(e)に続いて前記ステップ(b)が行われ、許容可能な動作マージンをもたらすクロック制御設定を見出すまで、前記ステップ(b)、前記ステップ(c)及び前記ステップ(b)の動作、そして、前記ステップ(b)、前記ステップ(d)、前記ステップ(e)及び前記ステップ(b)の動作を行うことを特徴とする最適のクロック周波数を設定する方法。
IPC (2件)：
G06F 1/04 301
, G01R 31/319
G06F 1/04 301 F
, G01R 31/28 R
