特許

J-GLOBAL ID：201103085821245566

半導体装置の製造方法

発明者： 鈴木 久満
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：特許公報
出願番号（国際出願番号）：特願平11-124013
公開番号（公開出願番号）：特開2000-315742
特許番号：特許第3322239号
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
請求項（抜粋）：

【請求項1】 半導体基板上に、所望の素子分離領域と能動素子とに対応させて設けられた複数の貫通孔を有する第1のマスクを形成する工程と、前記半導体基板上に、前記第1のマスクを被覆するようにして第1の導電膜を形成する工程と、前記第1の導電膜上に、前記能動素子上の前記貫通孔の少なくとも1つを被覆する第2のマスクを形成する工程と、前記第1の導電膜のうち前記第2のマスクから露出している部分およびその下にある前記半導体基板をエッチングすることにより、前記第1の導電膜のうち前記第2のマスクに被覆された部分からなる第2の導電膜を形成するとともに、前記半導体基板に溝を形成する工程と、前記第2のマスクを除去した後、前記溝の底部をエッチングすることによって第1の溝を形成するとともに、前記第2の導電膜およびその下にある前記半導体基板をエッチングすることによって、前記能動素子上の前記貫通孔に対応する位置に前記第1の溝よりも浅い第2の溝を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8249 ,  H01L 21/76 ,  H01L 21/8222 ,  H01L 27/06

FI (4件)：

H01L 27/06 321 C ,  H01L 21/76 L ,  H01L 27/06 101 U ,  H01L 27/06 321 B

引用特許：

出願人引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-131679   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-226649   出願人：日本電気株式会社
• 特開昭60-097661
  
• 特開平2-246330