特許
J-GLOBAL ID：201103086133928419
シフトレジスタ回路
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2009-281925
公開番号（公開出願番号）：特開2011-123963
出願日： 2009年12月11日
公開日（公表日）： 2011年06月23日
要約：
【課題】シフトレジスタ回路において、外部からの初期化信号を必要とせずに各ノードのレベルを初期化でき、且つ、出力信号のレベル変化速度の低下を防止する。【解決手段】シフトレジスタ回路は、クロック端子CKと出力端子OUTとの間に接続したトランジスタQ1、前段の出力信号Gk-1の活性化に応じてトランジスタQ1の制御電極(ノードN1)を充電するトランジスタQ3、ノードN1を放電するトランジスタQ5、トランジスタQ5の制御電極(ノードN2)を出力端とするインバータ、および、電源の遮断時にインバータの入力端(ノードN3)を放電し電源の投入後はオフするトランジスタQ8を備える。インバータの負荷素子であるトランジスタQ6は、電源の投入時にノードN2を充電する。【選択図】図3
請求項（抜粋）：
入力端子、出力端子およびクロック端子と、
前記クロック端子に入力されるクロック信号を前記出力端子に供給する第1トランジスタと、
前記入力端子に入力される入力信号の活性化に応じて前記第1トランジスタの制御電極が接続する第1ノードを充電する第2トランジスタと、
前記第1ノードを放電する第3トランジスタと、
活性レベルの電源が供給され、前記第3トランジスタの制御電極が接続する第2ノードを出力端とするインバータと、
前記電源の非活性時に前記インバータの入力端が接続する第3ノードを放電し、前記電源の活性時にはオフする第1の一方向性素子とを備え、
前記インバータは、
前記電源の活性時に前記第2ノードを充電する負荷素子を含む
ことを特徴とするシフトレジスタ回路。
IPC (4件)：
G11C 19/28
, G09G 3/36
, G09G 3/20
, G11C 19/00
G11C19/28 D
, G09G3/36
, G09G3/20 622E
, G09G3/20 623H
, G11C19/00 J
, G11C19/00 H
5C006AA16
, 5C006AA22
, 5C006BB16
, 5C006BF03
, 5C006FA14
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD08
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
