特許
J-GLOBAL ID:201103087259338796

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 酒井 昭徳
公報種別:公開公報
出願番号(国際出願番号):特願2010-121618
公開番号(公開出願番号):特開2011-249580
出願日: 2010年05月27日
公開日(公表日): 2011年12月08日
要約:
【課題】小型化を実現し、かつ耐圧の高い半導体装置を提供すること。【解決手段】活性領域10と分離領域30との間に設けられた耐圧構造部20は、順方向耐圧構造領域40と逆方向耐圧構造領域50とからなる。順方向耐圧構造領域40および逆方向耐圧構造領域50には、複数のフィールドリミッティングリング(FLR)41,51と、複数のフィールドプレート(FP)44,54が設けられている。複数のFP44のうち、最も逆方向耐圧構造領域50のFP(第1順方向FP)45は、分離領域30側に張り出すように設けられている。複数のFP54のうち、最も順方向耐圧構造領域40のFP(第1逆方向FP)55は、活性領域10側に張り出すように設けられている。順方向の電圧印加時、第1逆方向FP55は、分離領域30から伸びる空乏層を止める。逆方向の電圧印加時、第1順方向FP45は、活性領域10から伸びる空乏層を止める。【選択図】図1
請求項(抜粋):
第1導電型の半導体基板の側面に設けられ、一方の主面から他方の主面に至る第2導電型の分離領域と、 前記活性領域と前記分離領域の間に設けられ、当該活性領域を囲む耐圧構造部と、 前記耐圧構造部の前記活性領域側に設けられた第1耐圧構造領域と、 前記耐圧構造部の前記分離領域側に設けられた第2耐圧構造領域と、 前記第1耐圧構造領域および前記第2耐圧構造領域の、前記半導体基板のおもて面の表面層に設けられた複数の第2導電型の第1半導体領域と、 前記第1半導体領域に接し、かつ前記半導体基板のおもて面に選択的に設けられた層間絶縁膜上に跨って設けられた複数の導電膜と、を備え、 前記複数の導電膜のうち、少なくとも前記第1耐圧構造領域の最も前記分離領域側の第1導電膜は、前記分離領域側の端部が当該第1導電膜の接する前記第1半導体領域の当該分離領域側の端部より当該分離領域側に張り出すように設けられ、 前記複数の導電膜のうち、少なくとも前記第2耐圧構造領域の最も前記活性領域側の第2導電膜は、前記活性領域側の端部が当該第2導電膜の接する前記第1半導体領域の当該活性領域側の端部より当該活性領域側に張り出すように設けられていることを特徴とする半導体装置。
IPC (5件):
H01L 29/739 ,  H01L 29/78 ,  H01L 29/06 ,  H01L 29/41 ,  H01L 21/761
FI (6件):
H01L29/78 655F ,  H01L29/78 652P ,  H01L29/06 301F ,  H01L29/06 301D ,  H01L29/44 Y ,  H01L21/76 J
Fターム (10件):
4M104CC05 ,  4M104FF02 ,  4M104FF10 ,  4M104FF35 ,  4M104GG09 ,  4M104HH18 ,  5F032AB03 ,  5F032CA17 ,  5F032CA21 ,  5F032CA24
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る