特許
J-GLOBAL ID:201103087722912430

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 岡本 啓三
公報種別:公開公報
出願番号(国際出願番号):特願2009-269789
公開番号(公開出願番号):特開2011-114192
出願日: 2009年11月27日
公開日(公表日): 2011年06月09日
要約:
【課題】半導体素子とともにミリ波帯等の伝送線路を備えたパッケージに対し、キャップで封止する際に使用する接着材料の配線部分等への流れ出しを抑制し、パッケージの特性確保を図ること。【解決手段】半導体素子(チップ)30を搭載した配線基板(パッケージ)20との間に接着材料45を介在させて凹状のキャップ40で封止する構造を有した半導体装置10において、パッケージ20上でキャップ40が接着される部分と、パッケージ20上に形成された配線部分22a,22bとの間に、ダム状部材24が設けられている。さらに、キャップ40の側壁部42の、パッケージ20上に接着される側の底面42aに繋がる外側の部分に、当該部分での側壁部42の厚さが他の部分よりも薄く形成された凹部43が設けられている。【選択図】図1
請求項(抜粋):
半導体素子が配線基板上に搭載され、前記半導体素子に電気的に接続された導体部分と前記半導体素子とを、前記配線基板との間に接着材料を介在させて凹状のキャップで封止する構造を有した半導体装置において、 前記配線基板上で前記キャップが接着される部分と、前記導体部分のうち前記配線基板上に形成された配線部分との間に、ダム状部材が設けられ、 前記凹状のキャップの側壁部の、前記配線基板上に接着される側の底面に繋がる外側の部分に、当該部分での側壁部の厚さが他の部分よりも薄く形成された凹部が設けられていることを特徴とする半導体装置。
IPC (2件):
H01L 23/02 ,  H01L 23/10
FI (4件):
H01L23/02 J ,  H01L23/02 B ,  H01L23/10 B ,  H01L23/02 H
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る