特許
J-GLOBAL ID：201103088921880586
強誘電体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：特許公報
出願番号（国際出願番号）：特願2000-274222
公開番号（公開出願番号）：特開2002-093153
特許番号：特許第4040243号
出願日： 2000年09月08日
公開日（公表日）： 2002年03月29日
請求項（抜粋）：
【請求項1】 セルトランジスタのソース、ドレイン間に強誘電体キャパシタを接続してユニットセルが構成され、第1の端子と第2の端子の間に複数個のユニットセルが直列接続されてセルブロックが構成され、各セルブロックの第1の端子がブロック選択トランジスタを介してビット線に接続され、各セルブロックの第2の端子がプレート線に接続され、前記各セルトランジスタのゲートがワード線に接続されたメモリセルアレイと、
前記ユニットセルの強誘電体キャパシタから前記ビット線に読み出される信号を検知増幅するセンスアンプ回路と、
前記プレート線を駆動するプレート線駆動回路と、
データ読み出し時、前記センスアンプ回路の活性化前に、前記ビット線に対して前記セルブロック内の選択されたユニットセルの位置に応じて異なるオフセット電圧を印加するオフセット電圧印加回路とを備え、
前記オフセット電圧印加回路は、選択されたユニットセルが接続されるビット線に対して、選択されたユニットセルのセルブロック内の位置がビット線から遠いほど高くなるオフセット電圧を与える
ことを特徴とする強誘電体メモリ。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
