特許
J-GLOBAL ID:201103090234435534

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊丹 勝
公報種別:特許公報
出願番号(国際出願番号):特願2000-371106
公開番号(公開出願番号):特開2002-176154
特許番号:特許第3808700号
出願日: 2000年12月06日
公開日(公表日): 2002年06月21日
請求項(抜粋):
【請求項1】 半導体基板上に絶縁膜により分離されて第1導電型の半導体層が形成された基板と、 前記半導体層の上面から前記絶縁膜を貫通して前記半導体基板の内部にまで達する深さをもって且つ、前記絶縁膜の上部で溝径が拡大された溝径拡大部を有するように形成された溝の前記溝径拡大部に前記半導体層の下面に接する状態で埋め込まれた不純物拡散源と、 この不純物拡散源による前記半導体層の下面からの不純物拡散による第2導電型の第1拡散層、前記半導体層の上面からの不純物拡散による第2導電型の第2拡散層、及び前記不純物拡散源の上方の前記溝の側面にゲート絶縁膜を介して形成されたゲート電極を有するトランジスタと、 を備え、 前記絶縁膜の下部に前記溝の途中まで埋め込まれた蓄積電極を持つ、前記トランジスタと共にDRAMセルを構成するトレンチキャパシタが形成されており、 前記蓄積電極上部の前記溝径拡大部に、前記トランジスタの第1拡散層の不純物拡散源となる埋め込みストラップが前記半導体層に対してその下面のみに接する状態で埋め込み形成され、この埋め込みストラップがキャップ絶縁膜で覆われ、このキャップ絶縁膜上に前記トランジスタのゲート電極が埋め込まれており、 前記埋め込みストラップは、前記キャップ絶縁膜の直下に埋め込まれた第1のストラップ膜と、この第1のストラップ膜に接して前記溝径拡大部に前記半導体層に対してその下面のみに接する状態で埋め込まれた第2のストラップ膜とから構成されていることを特徴とする半導体装置。
IPC (2件):
H01L 27/108 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01)
FI (2件):
H01L 27/10 625 A ,  H01L 27/10 671 A
引用特許:
審査官引用 (4件)
  • 特開平1-158768
  • 特開平1-147860
  • 特許第6426252号
全件表示

前のページに戻る