特許

J-GLOBAL ID：201103090454908875

三値演算回路における符号化方法、三値符号化データの加算方法、三値符号化データの減算方法及び三値演算回路

発明者： 福田 秀樹
出願人/特許権者： 新日本無線株式会社
代理人 (1件)： 安孫子 勉
公報種別：特許公報
出願番号（国際出願番号）：特願平11-322201
公開番号（公開出願番号）：特開2001-142680
特許番号：特許第4204153号
出願日： 1999年11月12日
公開日（公表日）： 2001年05月25日
請求項（抜粋）：

【請求項1】 2進数Xと2進数Yとの加減算を、これら2つの数を三値符号化して行うよう構成されてなる三値演算回路における符号化方法であって、 前記X及び前記Yについて、それぞれ、2進数である前記X及び前記Yは、2のべき数の多項式とした場合に、2進数XとYを、まず2のべき乗の多項式とし、その多項式の各項を、2k=2k+1-2kの関係式により変換し、2進数の時、1が連続する箇所、即ち、多項式の指数部の数字が連続する箇所に関しては、その連続する箇所をまとめて、(2i+1-2i-j)の関係式を用いて変換し、結果として得られた多項式について、その項目の符号が、+であれば、その指数部に対応する桁を+1に、-であれば、該桁を-1として、その他の桁を0とすることによって、元の2進数の値を、+1、-1、0の3値で演算する三値演算回路を実現する装置であって、その装置構成を実現するにあたり、符号化方法により三値符号化されたXとYの加算方法であって、三値符号化されたXと三値符号化されたYとの加算において、各々のビット毎に加算を行う加減算部は、(+1)+(+1)の加算においては、当該ビットの上位ビットに+1の桁上げを生じせしめ、(-1)+(-1)の加算においては、当該ビットの上位ビットに-1の桁上げを生じせしめ、(+1)+(-1)の加算においては、その結果を0として加算結果を得、当該加算結果において、-1と+1の現れ方が、その下位ビット側から-1、+1の順であるか否かを判定し、当該順でない箇所については、当該箇所が-1である場合には、この箇所がi桁目であって、-2iで表される箇所であるとすれば、これを(-2i+1+2(i-1)+1)に置換し、i+1桁目を-1に、i桁目を-1に代えて+1に、それぞれ置換し、 また、前記順でない箇所が+1である場合には、当該箇所がj桁目であって、+2jで表される箇所であるとすれば、これを(2j+1+2j)に置換し、j+1桁目を+1に、j桁目を+1に代えて-1に、それぞれ置換して三値符号化された加算結果を得ることを特徴とする三値符号化データの加算方法。

IPC (2件)：

G06F 7/50 ( 200 6.01) ,  H03K 19/20 ( 200 6.01)

FI (2件)：

G06F 7/50 D ,  H03K 19/20 101

引用特許：

出願人引用 (1件)

• 除算回路
  公報種別：公開公報   出願番号：特願平11-185976   出願人：新日本無線株式会社

審査官引用 (1件)

• 除算回路
  公報種別：公開公報   出願番号：特願平11-185976   出願人：新日本無線株式会社