特許
J-GLOBAL ID：201103092621573662
定電流回路
発明者：
出願人/特許権者：
代理人 (1件)：
長尾 常明
公報種別：特許公報
出願番号（国際出願番号）：特願2001-012153
公開番号（公開出願番号）：特開2002-215249
特許番号：特許第3438878号
出願日： 2001年01月19日
公開日（公表日）： 2002年07月31日
請求項（抜粋）：
【請求項1】一端が第1の電源端子に接続された第1の抵抗と、ソース端子が接地されドレイン端子が該第1の抵抗の他端に接続された第1のD-FETと、ソース端子が接地されドレイン端子が負荷に接続された第2のD-FETと、ドレイン端子が前記第1の電源端子に接続されゲート端子が前記第1の抵抗の他端に接続された第3のD-FETと、ドレイン端子が前記第1および第2のD-FETのゲート端子に接続されゲート端子およびソース端子が第2の電源端子に接続された第4のD-FETと、前記第3のD-FETのソース端子と前記第4のD-FETのドレイン端子との間に縦続接続された複数個のダイオードよりなる第1のレベルシフト回路と、からなることを特徴とする定電流回路。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
