特許
J-GLOBAL ID：201103093711393279
和・比較演算を実行するための方法および装置
発明者：
出願人/特許権者：
代理人 (3件)：
奥山 尚一
, 有原 幸一
, 松島 鉄男
公報種別：特許公報
出願番号（国際出願番号）：特願2000-002860
公開番号（公開出願番号）：特開2000-235479
特許番号：特許第3676161号
出願日： 2000年01月11日
公開日（公表日）： 2000年08月29日
請求項（抜粋）：
【請求項1】Aが第1オペランド、Bが第2オペランド、Kが定数であるとき、式A+B>=Kが真であるか否かを決定するための和/比較演算を実行する装置であって、複数のビットから成る、加数に相当する第1オペランドAと、複数のビットから成る、被加数に相当する第2オペランドBと、複数のビットから成る、定数Kの2の補数に相当する第3オペランドJとを受け取る伝播/生成論理ブロックであって、第1の和を得るために、前記オペランドAを前記オペランドBに加算するように構成された論理を有し、複数の伝播信号および複数の生成信号を得るために、前記第1の和を前記オペランドJに加算するように構成された論理を有し、前記伝播および生成信号は前記伝播/生成論理ブロックからの出力である、伝播/生成論理ブロックと、前記伝播/生成論理ブロックから出力された前記伝播および生成信号を受け取る桁上げ先見木構造体であって、式A+B>=Kが真であるか否かを決定するために解析される出力Goutを生成するように前記伝播および生成信号について演算するように構成された論理を有する桁上げ先見木構造体と、を備えることを特徴とする装置。
IPC (2件)：
FI (2件)：
G06F 7/50 G
, G06F 7/02 J
