特許

J-GLOBAL ID：201103093920114824

演算処理装置

発明者： 石塚 孝治
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 宏明
公報種別：特許公報
出願番号（国際出願番号）：特願平11-333466
公開番号（公開出願番号）：特開2001-154856
特許番号：特許第3776653号
出願日： 1999年11月24日
公開日（公表日）： 2001年06月08日
請求項（抜粋）：

【請求項1】複数段階の割込レベルでメモリアクセス命令の実行が可能であって、メモリアクセス命令の発行順序と実行順序との制限を規定するメモリアクセス順序づけモデルにしたがって、メモリアクセスを行う演算処理装置において、 前記割込レベルの変更を監視する割込レベル監視手段と、 前記メモリアクセス順序づけモデルの変更を監視するメモリアクセス順序づけモデル監視手段と、 前記割込レベル監視手段の監視結果および前記メモリアクセス順序づけモデル監視手段の監視結果に基づいて、前記割込レベルの変更にともなって前記メモリアクセス順序づけモデルが変更された場合、割込レベルが変更される前に発行されたメモリアクセス命令の実行が終了するまで、変更後の割込レベルに対応するメモリアクセス命令の発行を抑止する制御手段と、 を備えることを特徴とする演算処理装置。

IPC (3件)：

G06F 9/48 ( 200 6.01) ,  G06F 9/38 ( 200 6.01) ,  G06F 9/32 ( 200 6.01)

FI (3件)：

G06F 9/46 310 Q ,  G06F 9/38 310 F ,  G06F 9/32 310 J

引用特許：

出願人引用 (2件)

• 特開平3-063827
  
• プロセッサおよび該プロセッサの割込制御方法
  公報種別：公開公報   出願番号：特願平8-006189   出願人：ヤマハ株式会社