特許

J-GLOBAL ID：201103095320098194

DMA制御装置

発明者： 守田 賢一 ,  南 猛 ,  塩野谷 和則 ,  亀井 伸雄
出願人/特許権者： コニカミノルタビジネステクノロジーズ株式会社
代理人 (1件)： 特許業務法人コスモス特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願平11-073181
公開番号（公開出願番号）：特開2000-267993
特許番号：特許第3985085号
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：

【請求項1】 CPUと、 メモリと、 前記CPUおよび前記メモリが接続された共有バスと、 前記共有バスに接続されるとともに前記メモリにアクセスする、少なくともプリンタとスキャナを有する複数のデバイスと、 前記各デバイスによる前記共有バスへのアクセス後、次のアクセスが可能となるまでの最低アクセス間隔時間を記録した複数の異なるアクセス間隔テーブルと、 少なくとも前記プリンタとスキャナの動作状況を検出するデバイスモニタ手段と、 前記デバイスモニタ手段による検出の結果、前記プリンタが動作中であるか前記スキャナが動作中であるかに基づいて前記アクセス間隔テーブルのうち1つを選択するアクセス間隔テーブル選択手段と、 前記アクセス間隔テーブル選択手段により選択されたアクセス間隔テーブルに従い前記各デバイスによる前記共有バスへのアクセスの許否を決定するアクセス許否決定手段とを有し、 前記バス調停手段は、前記アクセス許否決定手段の決定に従い前記CPUおよび前記各デバイスによる前記共有バスへのアクセスを調停することを特徴とするDMA制御装置。

IPC (3件)：

G06F 13/362 ( 200 6.01) ,  G06F 13/18 ( 200 6.01) ,  G06F 13/28 ( 200 6.01)

FI (3件)：

G06F 13/362 510 F ,  G06F 13/18 510 A ,  G06F 13/28 310 B

引用特許：

出願人引用 (2件)

• バス調停システム
  公報種別：公開公報   出願番号：特願平5-020869   出願人：富士ゼロックス株式会社
• 特開昭64-082249
  

審査官引用 (2件)

• バス調停システム
  公報種別：公開公報   出願番号：特願平5-020869   出願人：富士ゼロックス株式会社
• 特開昭64-082249